多核架构故障缓解技术综述
硬件体系结构
2022-01-03 v1
摘要
过去 20 年中，多核架构中的容错技术引起了研究界的关注。CMOS 技术的快速进步导致晶体管密度呈指数增长。这同样带来了以相同步伐设计弹性多核架构的更大挑战。本文综述了面向多核架构的容错方法，如故障检测、恢复、可重构性与修复技术。还讨论了微架构与架构层面的补救。本文讨论的各类容错方法对多核架构的可靠性有切实的改善。对开创性文献中的每个概念都依据性能代价、面积开销、故障覆盖率、保护级别、检测延迟和平均失效时间等相关指标进行了考察。对现有文献进行了批判性审视。提出了针对同构与异构多核架构的新容错设计替代方案作为新的研究方向。简要给出了一种针对基于 Intel 和 AMD 的现代同构多核架构的容错模型解析方法，以增强读者对架构在性能退化、内存访问时间和执行时间方面的理解。
引用
@article{arxiv.2112.14952,
title = {A Survey of fault mitigation techniques for multi-core architectures},
author = {Shashikiran Venkatesha and Ranjani Parthasarathi},
journal= {arXiv preprint arXiv:2112.14952},
year = {2022}
}
备注
21 pages