一种40 GHz低功耗可变增益低噪声放大器（28 nm CMOS工艺）
信号处理
2025-12-02 v1
摘要
设计并仿真了一种低功耗可变增益（VG）mm波低噪声放大器（LNA），工艺为28 nm CMOS。该LNA采用本文提出的一种简单且新颖的技术来变更小信号输出电阻，以提供增益控制。该放大器还利用正向体接地以降低供电电压至0.7 V并提高功率效率。采用一种同时噪声和输入匹配（SNIM）技术，可在增益调整期间提供稳健的输入匹配和噪声性能。该 proposed VG-LNA在40.5 GHz处实现峰值增益为21 dB，噪声系数为2.8 dB，仅消耗4.5 mW。 在最高增益配置下，输入 Referred 1 dB压缩为-21 dBm和IP3为-7.8 dBm；在最低增益配置下，这些值分别升至-14.8 dBm和1.2 dBm。 regardless of the gain control voltage,该LNA相较于当前最佳技术具有非常好的 FoM。
引用
@article{arxiv.2512.00443,
title = {A 40 GHz Low-Power Variable-Gain Low Noise Amplifier in 28-nm CMOS Process},
author = {Harshith Reddy and Pankaj Arora},
journal= {arXiv preprint arXiv:2512.00443},
year = {2025}
}
备注
6 pages, 11 figures, accepted at IEEE IEMECON 2025