用于无线接收机的新型高速流水线数字信号处理滤波器的VLSI实现
信号处理
2018-07-30 v1 硬件体系结构
摘要
对具有高信噪比（SNR）的高性能收发器的需求推动了通信系统利用被称为过采样系统的最新技木。它是通信系统中最经济的调制器与抽取。已被证明可提高SNR，并用于许多高性能系统，如无线收发器的模数转换器（ADC）。本研究提出了新型抽取类及其VLSI实现，其为过采样技术的子组件。还设计了抽取级主要单元即级联积分梳状（CIC）滤波器、相关的半带滤波器和下垂校正。在Xilinx ISE环境中导出Verilog HDL代码以描述所提高级CIC滤波器特性。随后使用Virtex-II FPGA板在真实硬件上实现并测试设计。相应进行了ASIC设计实现，得到了片上核心布局的功耗与面积测量。所提设计关注高速与低功耗之间以及硅面积与高分辨率之间的折衷，以满足无线通信系统的芯片实现。综合报告显示最大时钟频率332 MHz，有效核心面积0.308 x 0.308 mm2。可得出结论，所提滤波器架构的VLSI实现是解决影响DSP应用中通信能力问题的使能技术。
引用
@article{arxiv.1807.10309,
title = {VLSI Implementation of Novel Class of High Speed Pipelined Digital Signal Processing Filter for Wireless Receivers},
author = {Rozita Teymourzadeh and Yazan Samir Algnabi and Masuri Othman and Md Shabiul Islam and Mok Vee Hong},
journal= {arXiv preprint arXiv:1807.10309},
year = {2018}
}
备注
arXiv admin note: substantial text overlap with arXiv:1806.00704