面向大规模MU-MIMO的3比特恒模预编码器的VLSI设计
信号处理
2018-03-02 v1 信息论
math.IT
摘要
第五代（5G）蜂窝系统将依托大规模多用户（MU）多输入多输出（MIMO）技术来实现高频谱效率。然而，在基站（BS）拥有数百根天线和射频（RF）链会带来高得令人望而却步的硬件成本与功耗。本文提出一种用于大规模MU-MIMO下行链路的新颖非线性预编码算法，其中每个RF链包含一个8相（3比特）恒模发射机，从而能够使用低成本且高能效的模拟硬件。我们给出了一种高吞吐量的VLSI架构，并展示了在Xilinx Virtex-7 FPGA上的实现结果。相较于近期报道的、每个RF链使用两个1比特数模转换器的BS设计所用的非线性预编码器，我们的设计在FPGA资源增加不超过2.7倍的情况下，可实现高达3.75 dB的发射功率降低。
引用
@article{arxiv.1803.00558,
title = {VLSI Design of a 3-bit Constant-Modulus Precoder for Massive MU-MIMO},
author = {Oscar Castañeda and Sven Jacobsson and Giuseppe Durisi and Tom Goldstein and Christoph Studer},
journal= {arXiv preprint arXiv:1803.00558},
year = {2018}
}
备注
To appear at ISCAS 2018