利用 Mobilize 电源管理 IP 在 130 nm SoC 中降低动态与静态功耗
硬件体系结构
2011-11-09 v1
摘要
在 130 nm 和 90 nm 工艺节点，功耗（包括动态和静态功耗）已成为面向电池供电移动应用的 SoC 设计路线图的障碍。本文展示了通过实施 Tensilica 的 32 位 Xtensa 微处理器内核并使用 Virtual Silicon 的电源管理 IP 所实现的动态和静态功耗降低结果。利用 Virtual Silicon 的 VIP PowerSaver 标准单元，通过电压电平移位单元和电压隔离单元创建独立的电压岛以实现电源岛。VIP PowerSaver 标准单元在 1.2V、1.0V 和 0.8V 下进行表征，以适应电压缩放。电源岛也可以完全关闭。设计人员可以使用 Virtual Silicon 的 VIP Gate Bias 标准单元显著降低其 SoC 设计的动态功耗以及静态或泄漏功耗，同时对速度或面积的影响极小。
引用
@article{arxiv.0710.4842,
title = {Using Mobilize Power Management IP for Dynamic & Static Power Reduction in SoC at 130 nm},
author = {Dan Hillman},
journal= {arXiv preprint arXiv:0710.4842},
year = {2011}
}
备注
Submitted on behalf of EDAA (http://www.edaa.com/)