Vega：面向物联网终端节点的 10 核 SoC，具备 DNN 加速及从基于 MRAM 的状态保持睡眠模式中认知唤醒

物联网要求终端节点具备超低功耗的常开能力以实现长电池寿命，同时要求高性能、高能效和极大的灵活性，以处理复杂且快速演变的近传感器分析算法 (NSAAs)。我们提出了 Vega，一款物联网终端节点 SoC，能够从 1.7 $\mathrm{\mu}$W 的完全保持认知睡眠模式扩展至 NSAAs 上 32.2 GOPS (@ 49.4 mW) 的峰值性能，利用了 1.6 MB 的状态保持 SRAM 和 4 MB 的非易失性 MRAM。为满足 NSAAs 的性能和灵活性要求，该 SoC 具有 10 个 RISC-V 核心：一个用于 SoC 和 IO 管理的核心，以及一个支持多精度 SIMD 整数和浮点计算的 9 核集群。Vega 在 8 位整数计算上实现了同类领先的 615 GOPS/W 能效（在硬件加速下，8 位 DNN 推理提升至 1.3 TOPS/W）。在浮点 (FP) 计算方面，它在 32 位和 16 位浮点上分别实现了同类领先的 79 和 129 GFLOPS/W 能效。两个可编程机器学习 (ML) 加速器分别在认知睡眠和活跃状态下提升了能效。