Timepix4 前端电路的计时性能
仪器与探测器
2022-07-13 v2
摘要
本文给出 Timepix4 像素前端电路的特性表征，重点聚焦于计时性能。利用外部生成的测试脉冲探测每像素时间数字转换器（TDC），并通过以 10 ps 步长精确控制测试脉冲到达时间来衡量时间 bin 尺寸。结果表明，若执行校准以补偿像素 TDC 压控振荡器的频率变化，TDC 可达到 60 ps 的时间分辨率。利用 Timepix4 的内部时钟分配系统以约 20 ps 步长控制内部生成的模拟测试脉冲的到达时间。该模拟测试脉冲机制将受控量的电荷直接注入像素的模拟前端（AFE），并用于测量独立于 TDC 的、作为信号电荷函数的时分辨率。结果表明，在默认配置下，空穴收集模式的 AFE 时间分辨率受限为 105 ps。然而，这可通过增大前置放大器偏置电流改善至约 60 ps，代价是功耗增加。对于电子收集模式，在信号电荷为 21 ke 时，测得裸 Timepix4 器件的 AFE 时间分辨率为 47 ps。观察到键合传感器带来的额外输入电容将此数值降低至 62 ps。
引用
@article{arxiv.2203.15912,
title = {Timing performance of the Timepix4 front-end},
author = {K. Heijhoff and K. Akiba and R. Ballabriga and M. van Beuzekom and M. Campbell and A. P. Colijn and M. Fransen and R. Geertsema and V. Gromov and X. Llopart Cudie},
journal= {arXiv preprint arXiv:2203.15912},
year = {2022}
}