TicToc：在混合内存系统中实现命中与未命中均带宽高效的DRAM缓存
硬件体系结构
2019-07-05 v1
摘要
本文研究了面向混合DRAM + 3D-XPoint内存的带宽高效DRAM缓存。3D-XPoint正成为DRAM的可行替代方案，因为它支持高容量和非易失性主存系统；然而，3D-XPoint的读取慢4-8倍，且写入更差。因此，在3D-XPoint前进行有效的DRAM缓存对于实现高容量、低延迟和高写入带宽的内存十分重要。DRAM缓存设计有两种主要方法：（1）标签内嵌缓存行（TIC）组织，通过在每个行旁存储标签来优化命中，使得一次访问同时获得标签和数据；（2）标签外置缓存行（TOC）组织，通过将多个数据行的标签一起存储来优化未命中，使得一次标签访问获得多个数据行的信息。理想情况下，我们希望兼具TIC的低命中延迟和TOC的低未命中带宽。为此，我们提出TicToc，一种同时配置TIC和TOC以获得两者命中与未命中收益的组织方式。然而，我们发现朴素地组合两者实际上比TIC更差，因为需要付出带宽来维护两种元数据。本工作的主要贡献是开发体系结构技术以降低维护TIC和TOC两种元数据的带宽。我们发现大部分带宽开销源于维护TOC脏位。我们提出DRAM缓存脏位，将DRAM缓存脏信息携带至末级缓存，以削减对已知脏行的重复脏位检查。随后我们提出抢占式脏标记，预测哪些行将被写入并在装入时主动标记脏位，以分摊初始脏位更新。我们在4GB DRAM缓存配3D-XPoint内存上的评估显示，TicToc相较基线TIC实现了10%加速，接近使用64MB SRAM标签的理想化DRAM缓存可能达到的14%加速，而仅需34KB SRAM。
引用
@article{arxiv.1907.02184,
title = {TicToc: Enabling Bandwidth-Efficient DRAM Caching for both Hits and Misses in Hybrid Memory Systems},
author = {Vinson Young and Zeshan Chishti and Moinuddin K. Qureshi},
journal= {arXiv preprint arXiv:1907.02184},
year = {2019}
}