QUITS：模块化 QLDPC 码电路模拟器
量子物理
2025-12-09 v2
摘要
为实现更低开销的量子容错，量子低密度校验码 (QLDPC) 已成为拓扑码（如面积码）的有前景的替代方案，后者提供更高的码率。为支持其研究，一个用于 QLDPC 码电路水平仿真的端到端框架是必需的。本文提出 QUITS，一种模块化且灵活的 QLDPC 码电路级模拟器。其设计允许用户自由组合 LDPC 码构造、syndrome 提取电路、解码算法和噪声模型，从而实现对 QLDPC 码在电路级噪声下的综合且可定制的性能研究。QUITS 支持几类领先的 QLDPC 码，包括超立方积码、提升积码和平衡积码。作为框架的一部分，我们引入一种改进自 Tremblay、Delfosse 和 Beverland [Phys. Rev. Lett. 129, 050504 (2022)] 的 syndrome 提取电路，适用于上述三类码族。特别地，对于小型超立方积码，本电路在深度上优于传统方法，导致逻辑性能得到改善。使用 QUITS，我们在各种设置下评估了最先进的 QLDPC 码和解码器的性能，揭示了解码运行时间与逻辑失败率之间的权衡。QUITS 的源代码已在线上提供。
关键词
引用
@article{arxiv.2504.02673,
title = {QUITS: A modular Qldpc code circUIT Simulator},
author = {Mingyu Kang and Yingjia Lin and Hanwen Yao and Mert Gökduman and Arianna Meinking and Kenneth R. Brown},
journal= {arXiv preprint arXiv:2504.02673},
year = {2025}
}
备注
19 pages, 6 figures. v2) Logical failure rate data updated