容错量子电路的低密度校验码表示

在容错量子计算中，量子算法通过具备纠错能力的量子电路实现。这些电路通常基于特定的量子纠错码构建，需考虑底层物理平台的特征。优化受当今量子计算技术约束(尤其是误码率、量子比特数量和网络拓扑)下的电路，对未来量子应用的可行性具有重大意义。本文提出一个用于设计和分析容错量子电路的工具包。我们引入一种表示稳定子电路的框架，使用经典低密度校验码(LDPC)。表示中的每个译码对应于电路中关于量子机械方程的表述，形式化了用于奇偶校验的相关性，并界定了电路中的逻辑操作。因此，LDPC 码为量化容错性和验证逻辑操作提供了手段。我们概述了使用 Tanner 图表示法从电路生成 LDPC 码的程序，同时提出了基于图论的工具，用于从经典 LDPC 码构建容错量子电路。这些发现为将经典纠错技术系统应用于优化现有容错协议及开发新协议提供了方法。作为示例，我们开发了一个基于 LDPC 表示的超图产品码实现通用容错量子计算的资源高效方案。