并非所有织物生而平等：探索用于 IP 遮蔽的嵌入式 FPGA 参数
密码学与安全
2021-11-09 v1 硬件体系结构
摘要
半导体设计公司依赖第三方代工厂制造其集成电路（IC）。虽然这一趋势使其能应对制造成本，但也引入了安全问题，因为外部（且可能恶意的）各方可以访问设计的关键部分并窃取或修改知识产权（IP）。嵌入式 FPGA（eFPGA）遮蔽是一种有前景的技术，通过\textit{遮蔽}（即移除）关键部分并将其映射到定制可重构织物上来保护 ASIC 的关键 IP。只有受信任的各方才会收到正确的比特流以恢复被遮蔽的功能。尽管先前的研究暗示使用 eFPGA 是针对反向工程等 IP 威胁提供安全的充分条件，但这是否对所有 eFPGA 架构都成立尚不清楚，这促成了本文的研究。我们考察了通过改变不同 FPGA 设计参数生成的 eFPGA 织物的安全性。我们表征了功耗、性能和面积（PPA）特性，并评估了每种织物对基于 SAT 的比特流恢复的抵抗能力。我们的结果鼓励设计者使用定制 eFPGA 织物而非现成商用 FPGA，并揭示仅考虑遮蔽织物的比特流大小不足以衡量安全性。
引用
@article{arxiv.2111.04222,
title = {Not All Fabrics Are Created Equal: Exploring eFPGA Parameters For IP Redaction},
author = {Jitendra Bhandari and Abdul Khader Thalakkattu Moosa and Benjamin Tan and Christian Pilato and Ganesh Gore and Xifan Tang and Scott Temple and Pierre-Emmanuel Gaillardo and Ramesh Karri},
journal= {arXiv preprint arXiv:2111.04222},
year = {2021}
}
备注
13 Pages