LUT-Lock:一种基于 LUT 的新型逻辑混淆用于 FPGA 比特流与 ASIC 硬件保护
密码学与安全
2018-05-11 v2
摘要
在这项工作中,我们提出 LUT-Lock,一种新颖的基于查找表(Look-Up-Table, LUT)的网表混淆算法,用于保护映射到 FPGA 比特流或 ASIC 网表的知识产权。我们首先说明了若干关键特征的有效性,这些特征使基于 LUT 的混淆对 SAT 攻击更具弹性,随后将这些提出的特征嵌入到我们的 LUT-Lock 算法中。我们说明 LUT-Lock 通过迫使 SAT 求解器的执行时间相对于被混淆门的数量呈近指数增长,从而最大化基于 LUT 的混淆对 SAT 攻击的弹性。因此,通过采用 LUT-Lock 算法,可通过增加所用 LUT 的数量使 SAT 攻击的执行时间长至不合理。
引用
@article{arxiv.1804.11275,
title = {LUT-Lock: A Novel LUT-based Logic Obfuscation for FPGA-Bitstream and ASIC-Hardware Protection},
author = {Hadi Mardani Kamali and Kimia Zamiri Azar and Kris Gaj and Houman Homayoun and Avesta Sasan},
journal= {arXiv preprint arXiv:1804.11275},
year = {2018}
}