JuxtaPiton：通过 RISC-V 与 SPARC FPGA 软核实现异构指令集架构研究
硬件体系结构
2018-11-21 v1
摘要
由于 Dennard 缩放的终结，能效已成为计算机架构中日益重要的关注点。异构性已被探索作为实现更好能效的途径，并且异构微架构芯片在移动场景中已变得常见。近期研究探索了使用异构指令集架构（ISA）、异构微架构的通用核来获得进一步的能效提升。然而，目前没有可用于研究的开源硬件实现的异构 ISA 处理器，而对异构 ISA 处理器的有效研究需要由 FPGA 原型验证所提供的仿真速度。本工作描述了我们将一个小型 RISC-V 核集成到 OpenPiton 框架（其使用修改后的 OpenSPARC T1 核）中以创建 JuxtaPiton 的经验。这是首次将新核与 OpenPiton 框架集成，且 JuxtaPiton 是首个开源、通用、异构 ISA 处理器。JuxtaPiton 继承了 OpenPiton 的所有能力，包括可引导全栈 Debian Linux 的关键 FPGA 仿真基础设施。利用该基础设施，我们研究了在 FPGA 上使用新 RISC-V 核的面积和时序影响，以及运行微基准测试的新核的性能。
引用
@article{arxiv.1811.08091,
title = {JuxtaPiton: Enabling Heterogeneous-ISA Research with RISC-V and SPARC FPGA Soft-cores},
author = {Katie Lim and Jonathan Balkind and David Wentzlaff},
journal= {arXiv preprint arXiv:1811.08091},
year = {2018}
}