HERO：用于在 FPGA 上探索 RISC-V 多核加速器的异构嵌入式研究平台
硬件体系结构
2017-12-19 v1 分布式、并行与集群计算
摘要
片上异构嵌入式系统（HESoC）将标准主机处理器与可编程多核加速器（PMCA）协同集成，以将通用计算与领域专用高效处理能力相结合。尽管领先企业成功推进其 HESoC 产品，但由于构建将工业标准主机处理器与开放研究型 PMCA 架构统一起来的原型平台存在挑战，相关研究仍落后于产业。本工作中我们介绍 HERO，一个基于 FPGA 的研究平台，其将为由 RISC-V 核簇构成的 PMCA（作为 FPGA fabric 上的软核实现）与硬核 ARM Cortex-A 多核主机处理器相结合。映射于 FPGA 上的 PMCA 架构经硅验证、可扩展、可配置且完全可修改。HERO 包含完整软件栈，由支持 OpenMP 加速器编程的异构交叉编译工具链、Linux 驱动以及面向主机与 PMCA 的运行时库组成。HERO 旨在促进所有软硬件层的快速探索：运行时行为可通过事件追踪精确分析，修改可通过全自动化硬件与软件构建及执行测试得以验证。我们通过来自自身研究的案例研究展示了 HERO 的效用。
引用
@article{arxiv.1712.06497,
title = {HERO: Heterogeneous Embedded Research Platform for Exploring RISC-V Manycore Accelerators on FPGA},
author = {Andreas Kurth and Pirmin Vogel and Alessandro Capotondi and Andrea Marongiu and Luca Benini},
journal= {arXiv preprint arXiv:1712.06497},
year = {2017}
}