HiRA：利用隐藏行激活降低现货 DRAM 芯片刷新延迟
摘要
DRAM 是现代主存系统的基本构件。DRAM 单元必须周期性刷新以防止数据丢失。刷新操作会通过干扰内存访问而降低系统性能。随着技术节点微缩导致 DRAM 芯片密度增加，刷新操作也随之增多，因为：1) 芯片中 DRAM 行数增加；2) DARM 单元需要额外的刷新操作来缓解由 RowHammer 引起的位失效，而 RowHammer 这一失效机制随技术节点微缩而加剧。因此，以低性能开销实现刷新操作至关重要。为此，我们提出了一种新操作——隐藏行激活 (HiRA)，以及 HiRA 内存控制器 (HiRA-MC)。HiRA 通过在同一 bank 内访问或刷新另一行的同时刷新某一行，从而隐藏刷新操作的延迟。与先前工作不同，HiRA 无需对现货 DRAM 芯片做任何修改即可实现这种并行性。为此，它利用了新的发现：若同一 bank 中的两行连接到不同的电荷恢复电路，则可激活这两行而不发生数据丢失。我们在 56% 的真实现货 DRAM 芯片上实验证明，HiRA 能够可靠地将一个 DRAM 行的刷新操作与该 bank 内 32% 任意行的刷新或激活并行化。由此，HiRA 将两个刷新操作的总延迟降低了 51.4%。HiRA-MC 修改内存请求调度器，以在刷新操作能与内存访问或另一次刷新并发执行时实施 HiRA。我们的系统级评估表明，对于未来密度更高且 RowHammer 脆弱性更强的 DRAM 芯片，HiRA-MC 通过减少周期性刷新和用于 RowHammer 防护（预防性刷新）的刷新所带来的性能下降，分别将系统性能提升了 12.6% 和 3.73 倍。
引用
@article{arxiv.2209.10198,
title = {HiRA: Hidden Row Activation for Reducing Refresh Latency of Off-the-Shelf DRAM Chips},
author = {Abdullah Giray Yağlıkçı and Ataberk Olgun and Minesh Patel and Haocong Luo and Hasan Hassan and Lois Orosa and Oğuz Ergin and Onur Mutlu},
journal= {arXiv preprint arXiv:2209.10198},
year = {2022}
}
备注
To appear in the 55th IEEE/ACM International Symposium on Microarchitecture (MICRO), 2022