单次迭代原地计算 Burrows-Wheeler 变换的硬件架构
信号处理
2022-09-07 v1
摘要
Burrows-Wheeler 变换（BWT）被 bzip2 系列压缩器所使用。在本文中，我们提出了一种实现原地算法以计算 BWT 的硬件架构。我们的设计没有用于后缀数组或输出数组的显式存储。我们实现的性能是固定的，且不依赖于输入字符串的内容。我们使用基于寄存器的字符缓冲器以扫描链（scanchain）配置，使得 BWT 在字符载入时从右向左计算。每六个周期载入新字符，并以相同速率从先前计算的块中产生新的输出字符。我们的 FPGA 实现不使用块 RAM 实例，并在块大小为 128 B、1 kB、4 kB 和 8 kB 时分别达到 66、35、18 和 15 MB/s 的吞吐量。我们还报告了在 65 nm CMOS 中实现的 ASIC 的结果，其在使用 128 B 块大小时达到 161 MB/s。
引用
@article{arxiv.2209.01951,
title = {Hardware Architecture for Inplace Compute of Burrows-Wheeler Transform in a Single Iteration},
author = {Kleber Stangherlin and Andrew Kennings},
journal= {arXiv preprint arXiv:2209.01951},
year = {2022}
}