具有改进布线能力与鲁棒性且可面向开源CAD的130nm CMOS FPGA

Guanshun Yu; Tom Y. Cheng; Blayne Kettlewell; Harrison Liew; Mingoo Seok; Peter R. Kinget

具有改进布线能力与鲁棒性且可面向开源CAD的130nm CMOS FPGA

硬件体系结构 2017-12-12 v1

作者: Guanshun Yu , Tom Y. Cheng , Blayne Kettlewell , Harrison Liew , Mingoo Seok , Peter R. Kinget

摘要

本文概述了一种FPGA VLSI设计方法学，该方法学用于实现一款具有改进布线能力与存储器鲁棒性的全功能130nm CMOS FPGA芯片。架构设计空间探索与综合能力由Verilog-to-Routing CAD工具提供支持。该工具的能力被扩展以实现比特流生成与部署。为验证架构与比特流实现，创建了该FPGA的Chisel（Constructing Hardware in the Embedded Scala Language）模型，以在原理图设计前快速验证器件的微架构细节。使用定制载板与配置工具，在各种资源利用率与时钟频率下验证了FPGA的正确工作特性。

关键词

FPGA VLSI设计布线能力开源CAD Verilog-to-Routing

引用

@article{arxiv.1712.03411,
  title  = {FPGA with Improved Routability and Robustness in 130nm CMOS with Open-Source CAD Targetability},
  author = {Guanshun Yu and Tom Y. Cheng and Blayne Kettlewell and Harrison Liew and Mingoo Seok and Peter R. Kinget},
  journal= {arXiv preprint arXiv:1712.03411},
  year   = {2017}
}

备注

4 pages, 11 figures, 1 table

具有改进布线能力与鲁棒性且可面向开源CAD的130nm CMOS FPGA

摘要

关键词

引用

备注

相关论文