FPGA 中 MixColumn 不同架构的设计与实现
密码学与安全
2012-09-17 v1
摘要
本文详细介绍了在 FPGA 上使用 MixColumn 的不同架构，通过 VHDL 语言实现 AES 加密算法。随后，我们回顾了这项针对 FPGA 中 AES 算法及超高速集成电路硬件描述语言（VHDL）的研究。使用 Altera Quartus II 软件对可综合的 VHDL 代码进行仿真和优化。为了优化硬件消耗，采用迭代设计方法对加密和解密的变换集进行了仿真。硬件评估使用了 Altera Cyclone III 系列器件。
引用
@article{arxiv.1209.3061,
title = {Design and Implementation A different Architectures of mixcolumn in FPGA},
author = {Sliman Arrag and Abdellatif Hamdoun and Abderrahim Tragha and Salah eddine Khamlich},
journal= {arXiv preprint arXiv:1209.3061},
year = {2012}
}