用于粒子探测器读出中机器学习的 130nm 和 28nm CMOS 嵌入式 FPGA 开发
硬件体系结构
2024-08-29 v5 机器学习
仪器与探测器
摘要
嵌入式现场可编程门阵列（eFPGA）技术允许在专用集成电路（ASIC）的设计中实现可重构逻辑。这种方法提供了ASIC的低功耗和高效性以及FPGA配置的便捷性，对于下一代对撞机实验数据流水线中机器学习的应用场景尤为有益。使用名为“FABulous”的开源框架设计了采用130 nm和28 nm CMOS技术节点的eFPGA，随后进行了制造并通过测试进行了验证。通过模拟高能粒子穿过硅像素传感器的过程，评估了eFPGA作为前端读出芯片的能力。一种基于机器学习的分类器被综合并配置到eFPGA上，旨在源头处减少传感器数据。通过在eFPGA上以完美的精度复现预期的算法结果，成功展示了概念验证。本文讨论了eFPGA技术及其在对撞机探测器读出中应用的进一步发展。
引用
@article{arxiv.2404.17701,
title = {Embedded FPGA Developments in 130nm and 28nm CMOS for Machine Learning in Particle Detector Readout},
author = {Julia Gonski and Aseem Gupta and Haoyi Jia and Hyunjoon Kim and Lorenzo Rota and Larry Ruckman and Angelo Dragone and Ryan Herbst},
journal= {arXiv preprint arXiv:2404.17701},
year = {2024}
}
备注
16 pages, 12 figures