利用射影空间格进行VLSI应用中折叠流水线架构的设计方法学
硬件体系结构
2012-08-07 v2
摘要
半并行或折叠式VLSI架构在需要在设计时节省硬件资源的情况下使用。大多数基于射影几何(PG)平衡二部图的最新应用也属于此类。本文我们提供一种高层次、自顶向下的设计方法学，用于为数据流图(DFG)基于PG二部图的应用设计最优半并行架构。此类应用已在例如差错控制编码和矩阵计算中发现。与许多其他折叠方案不同，本方法学中物理元件之间的连接拓扑结构不会改变。另一个优点是易于实现。为减少因折叠导致的吞吐量损失，我们还在设计方法学中引入了多层流水线策略。通过用C++实现一个综合工具，对该设计方法学进行了验证，该工具本身也已得到验证。该工具已公开发布。此外，在综合工具设计之前，手动原型化了一个完整的解码器，以验证本文中针对各个细化步骤演进出的所有算法。过去已基于此方法学完成了一个特定的高性能LDPC解码器设计，并已获得专利。
引用
@article{arxiv.1108.3970,
title = {A Design Methodology for Folded, Pipelined Architectures in VLSI Applications using Projective Space Lattices},
author = {Hrishikesh Sharma and Sachin Patkar},
journal= {arXiv preprint arXiv:1108.3970},
year = {2012}
}
备注
Submitted to Elsevier Journal of Microprocessors and Microsystems: Embedded Hardware Design