基于 FPGA 的高效图像处理器乘法器：利用递归无误差 Mitchell 对数乘法器和 KOM 架构
硬件体系结构
2014-07-09 v1
摘要
医学成像、卫星成像、生物特征图像等数字图像处理应用依赖乘法器来提高图像质量。然而，现有的乘法技术会在输出中引入误差并消耗更多时间，因此需要设计无误差的高速乘法器。在本文中，我们提出了一种用于图像滤波器的基于 FPGA 的递归无误差 Mitchell 对数乘法器 (REFMLM)。2x2 无误差 Mitchell 对数乘法器通过引入误差校正项设计为零误差，并用于高阶 Karatsuba-Ofman 乘法器 (KOM) 架构中。高阶 KOM 乘法器使用基 2 分解为多个低阶乘法器，直到基本乘法器块为 2x2 阶，该块由无误差 Mitchell 对数乘法器设计而成。8x8 REFMLM 经过高斯滤波器测试，用于去除指纹图像中的噪声。该乘法器使用 Spartan 3 FPGA 系列器件 XC3S1500-5fg320 进行综合。观察到与现有架构相比，所提出架构在面积利用率、速度、误差和 PSNR 等性能参数方面表现更优。
引用
@article{arxiv.1407.2082,
title = {FPGA Based Efficient Multiplier for Image Processing Applications Using Recursive Error Free Mitchell Log Multiplier and KOM Architecture},
author = {Satish S Bhairannawar and Rathan R and Raja K B and Venugopal K R and L M Patnaik},
journal= {arXiv preprint arXiv:1407.2082},
year = {2014}
}