面向节能边缘设备的无乘法器 MP 核机器
机器学习
2022-09-12 v3 人工智能
硬件体系结构
神经与进化计算
摘要
我们提出了一种用于设计无乘法器核机器的新型框架，该框架可用于智能边缘设备等资源受限平台。该框架基于边际传播（MP）技术的分段线性（PWL）近似，并仅使用加法/减法、移位、比较和寄存器下溢/上溢操作。我们提出了一种对现场可编程门阵列（FPGA）平台优化的硬件友好型基于 MP 的推理与在线训练算法。我们的 FPGA 实现消除了对 DSP 单元的需求并减少了 LUT 数量。通过为推理和训练复用相同硬件，我们表明该平台可克服由 MP 近似引起的分类错误和局部极小伪影。所提出的无乘法器 MP 核机器在 FPGA 上的实现，对于 256 x 32 尺寸的核，估计能耗为 13.4 pJ、功耗为 107 mW，LUT 和 FF 各约 9k，在功耗、性能和面积方面优于其他可比实现。
引用
@article{arxiv.2106.01958,
title = {Multiplierless MP-Kernel Machine For Energy-efficient Edge Devices},
author = {Abhishek Ramdas Nair and Pallab Kumar Nath and Shantanu Chakrabartty and Chetan Singh Thakur},
journal= {arXiv preprint arXiv:2106.01958},
year = {2022}
}