使用基于 DSP 块的时分复用功能单元的面积高效 FPGA 覆盖架构
硬件体系结构
2016-06-22 v1
摘要
粗粒度覆盖架构通过提供快速编译和类软件的可编程性，提高了 FPGA 的设计生产力。面向吞吐量的空间可配置覆盖架构通常会受到面积开销的影响，因为每个计算内核操作都需要一个功能单元。因此，这些覆盖架构通常规模有限，仅支持相对较小的计算内核，同时消耗大量的 FPGA 资源。本文探讨了在内核操作之间共享功能单元以减少面积开销的可能性。我们提出了一种时分复用功能单元的线性互连阵列作为覆盖架构，它减少了指令存储和互连资源需求，并使用支持快速上下文切换时间的全流水线、架构感知功能单元设计。所展示的结果表明，与现有的面向吞吐量的覆盖架构相比，FPGA 资源需求减少了高达 85%，且工作频率接近 FPGA 器件的理论极限。
引用
@article{arxiv.1606.06460,
title = {An Area-Efficient FPGA Overlay using DSP Block based Time-multiplexed Functional Units},
author = {Xiangwei Li and Abhishek Jain and Douglas Maskell and Suhaib A. Fahmy},
journal= {arXiv preprint arXiv:1606.06460},
year = {2016}
}
备注
Presented at 2nd International Workshop on Overlay Architectures for FPGAs (OLAF 2016) arXiv:1605.08149