用于 SoC 快速原型设计中仿真加速的周期精确二进制翻译
硬件体系结构
2011-11-09 v1
摘要
本文将介绍周期精确二进制翻译器在片上系统（SoC）快速原型设计中的应用。该翻译器生成的代码可在由超长指令字（VLIW）处理器和现场可编程门阵列（FPGA）组成的快速原型系统上运行。生成的代码标注有触发硬件并行生成周期的信息。VLIW 处理器执行翻译后的程序，而 FPGA 则包含用于并行周期生成的硬件以及总线接口，该接口将 VLIW 处理器的总线适配至被仿真处理器核的 SoC 总线。
关键词
引用
@article{arxiv.0710.4644,
title = {Cycle Accurate Binary Translation for Simulation Acceleration in Rapid Prototyping of SoCs},
author = {Jurgen Schnerr and Oliver Bringmann and Wolfgang Rosenstiel},
journal= {arXiv preprint arXiv:0710.4644},
year = {2011}
}
评论
Submitted on behalf of EDAA (http://www.edaa.com/)