可重构嵌入式系统 SystemC 建模的评估
硬件体系结构
2011-11-09 v1
摘要
本文评估了引脚级和周期级精确的 SystemC 模型在嵌入式系统设计探索和早期软件开发中的应用。目标系统是运行 MicroBlaze uClinux 操作系统的 MicroBlaze VanillaNet 平台。本文比较了寄存器传输级（RTL）硬件描述语言（HDL）仿真速度与几种不同 SystemC 模型的仿真速度。结果表明，引脚级和周期级精确模型的仿真速度可达 150 kHz，而 HDL 仿真的速度范围仅为 100 Hz。此外，利用暂时牺牲周期精度的技术，可获得高达 500 kHz 的有效仿真速度。
引用
@article{arxiv.0710.4845,
title = {Evaluation of SystemC Modelling of Reconfigurable Embedded Systems},
author = {Tero Rissa and Adam Donlin and Wayne Luk},
journal= {arXiv preprint arXiv:0710.4845},
year = {2011}
}
备注
Submitted on behalf of EDAA (http://www.edaa.com/)