面向软件定义无线接入网的众核RISC-V基带收发器快速端到端仿真与探索
信号处理
2025-08-11 v1
摘要
对无线带宽需求的快速增长要求高性能基带处理基础设施的快速演进。用于软件定义无线电（SDR）的可编程众核处理器已成为高性能基带处理引擎，提供了捕捉不断发展的无线标准和技术所需的灵活性。这一趋势必须由一个设计框架来支持，该框架能够在逼真的无线环境模型中进行功能验证和端到端性能分析。我们提出了一种基于静态二进制翻译的仿真器，该仿真器增强了一个快速、近似的硬件时序模型，并与无线信道模型耦合，以仿真在专为SDR定制的众核（1024个）RISC-V集群上以软件实现的最关键物理层功能。我们的框架在服务器级处理器上仿真一个5G OFDM符号的检测，根据输入MIMO规模的不同，单线程耗时在9.5秒到3分钟之间（比RTL仿真快三个数量级）。该仿真可轻松并行化至128个线程，与单线程相比，速度提升73至121倍。
引用
@article{arxiv.2508.06141,
title = {Fast End-to-End Simulation and Exploration of Many-RISCV-Core Baseband Transceivers for Software-Defined Radio-Access Networks},
author = {Marco Bertuletti and Yichao Zhang and Mahdi Abdollahpour and Samuel Riedel and Alessandro Vanelli-Coralli},
journal= {arXiv preprint arXiv:2508.06141},
year = {2025}
}
备注
7 pages