中文

栅电容中含弛豫介电层的单电子晶体管电导

介观与纳米尺度物理 2015-12-02 v1 强关联电子

摘要

我们研究在栅电容中放置铁电(或介电)层的单电子晶体管(SET)的电导。我们假设铁电(FE)具有任意弛豫时间的弛豫响应。我们表明,在FE(介电)层“快速”但仍是弛豫响应的情况下,会出现对库仑阻塞效应的额外贡献,导致SET电导被抑制。我们利用蒙特卡洛模拟考虑了FE(介电)极化的涨落。对于“快速”FE,这些涨落部分抑制了额外的库仑阻塞效应。利用蒙特卡洛模拟,我们研究了从“快速”到“慢速”FE的过渡。在高温下,SET电导的峰值几乎与FE弛豫时间无关。在接近FE居里温度的温度下,电导峰值非单调地依赖于FE弛豫时间。当FE弛豫时间与SET放电时间相当时出现最大值。在居里点以下,电导峰值随FE弛豫时间增加而减小。在低于FE相变点的温度下,对于任意FE弛豫时间,电导均表现出滞回行为。我们表明电导滞回对FE内部涨落是稳健的。

关键词

引用

@article{arxiv.1512.00062,
  title  = {Conductance of a SET with a retarded dielectric layer in the gate capacitor},
  author = {O. G. Udalov and N. M. Chtchelkatchev and S. A. Fedorov and I. S. Beloborodov},
  journal= {arXiv preprint arXiv:1512.00062},
  year   = {2015}
}

备注

14 pages, 11 figures