FPGA 上实现的基于延迟的 PUF 中熵的物理层分析
密码学与安全
2024-09-04 v1
摘要
物理不可克隆函数 (PUF) 利用器件内部发生的信号变化作为熵源。一些 PUF 架构利用片上仪器来测量和数字化这些变化，然后将其处理成比特串和密钥，用于认证和加密等安全功能。在许多情况下，测量信号的变化是由 PUF 架构定义的电路结构中一系列组件引入的。特别是，硬件嵌入式延迟 PUF (HELP) 测量现场可编程门阵列 (FPGA) 上组合逻辑路径中发生的延迟变化，这些路径由一组互连线（节点）和查找表 (LUT) 组成。先前对这些路径延迟变化的研究表明，可以推导出高质量的比特串，即在整个器件群体中表现出高水平唯一性和随机性的比特串。然而，与路径构成组件相关的变化的底层来源和水平仍然未知。在本文中，我们应用统计平均和差分技术来推导与 FPGA 基本组件（即 LUT 和节点）相关的延迟变化的估计值，以此作为全面表征 PUF 熵源的一种手段。该分析是在从 20 个 Xilinx Zynq 7020 SoC 级 FPGA 收集的 50,015 个路径延迟测量值上进行的，在这些 FPGA 上实例化了 25 个相同的功能单元实例，总计 500 个实例。
引用
@article{arxiv.2409.00825,
title = {A Physical Layer Analysis of Entropy in Delay-Based PUFs Implemented on FPGAs},
author = {Jim Plusquellic and Jennifer Howard and Ross MacKinnon and Kristianna Hoffman and Eirini Eleni Tsiropoulou and Calvin Chan},
journal= {arXiv preprint arXiv:2409.00825},
year = {2024}
}