UNBIAS PUF：一种对物理实现偏置不敏感的强 PUF
硬件体系结构
2017-04-03 v1
摘要
物理不可克隆函数 (PUF) 因其固有的唯一性和低成本而成为一种很有前景的硬件安全原语。为了从基于延迟的强 PUF 中提取器件特定的变化，施加了复杂的布线约束以实现对称路径延迟；而系统性变化会严重损害 PUF 的唯一性。此外，Arbiter PUF 仲裁器电路的亚稳态也会因引入的不稳定性而降低 PUF 的质量。在本文中，我们提出了一种新型强 UNBIAS PUF，它可以完全通过寄存器传输语言 (RTL)（如 verilog）实现，而无需施加任何物理设计约束或延迟表征工作来解决上述问题。我们提出并验证了用于无偏响应提取的高效检查位预测模型。我们在 7 块现场可编程门阵列 (FPGA) 板上的强 UNBIAS PUF 实验结果显示，在不应用任何物理布局约束或额外 XOR 门的情况下，实现了 5.9% 的片内分数汉明距离 (FHD) 和 45.1% 的片间 FHD。UNBIAS PUF 也是可扩展的，因为每个挑战都不需要表征成本来补偿实现偏置。在最差温度和电压变化条件下测得的平均片内 FHD 为 12%，这仍然低于带有 PUF 误差降低技术的实用纠错码 (ECC) 的容限。
引用
@article{arxiv.1703.10725,
title = {UNBIAS PUF: A Physical Implementation Bias Agnostic Strong PUF},
author = {Wei-Che Wang and Zhuoqi Li and Joseph Skudlarek and Mario Larouche and Michael Chen and Puneet Gupta},
journal= {arXiv preprint arXiv:1703.10725},
year = {2017}
}