一种用于 2D 和 3D MPSoC 热感知硅面积估算的新方法
新兴技术
2012-01-24 v1 硬件体系结构
摘要
在多处理器片上系统 (MPSoC) 集成电路中，处理器是发热量最高的器件之一。集成电路中产生的温度可能随芯片的布局规划而变化。本文提出了一种集成与热分析方法，用于提取二维和三维多处理器片上系统的峰值温度及温度分布。众所周知，由于层内和层间组件空间的减少，三维结构中的芯片峰值温度高于二维结构。在亚纳米尺度技术中，分析单个芯片产生的热量以提取整个芯片的温度分布是不可避免的。随着新一代集成电路的技术缩放，越来越多的组件被集成到更小的面积中。除了其他参数外，阈值电压也被降低，导致漏电流呈指数级增加。这导致由于漏功率增加而使热点温度值上升。在本文中，我们分析了具有四个相同处理器（频率为 2.4 GHz）的集成电路在不同布局规划下产生的温度。分析针对 2D 和 3D 排列均已完成。在 3D 排列中，考虑了一个三层结构，包含两个硅层以及它们之间的热界面材料 (TIM)。基于实验结果，本文提出了一种降低 2D 和 3D 集成电路中产生的峰值温度的方法。
引用
@article{arxiv.1201.3332,
title = {A Novel Methodology for Thermal Aware Silicon Area Estimation for 2D & 3D MPSoCs},
author = {Ramya Menon C. and Vinod Pangracious},
journal= {arXiv preprint arXiv:1201.3332},
year = {2012}
}