一款用于极化码的16nm FinFET 5.16Gbps解码器ASIC
信息论
2018-07-05 v1 math.IT
摘要
极化码已被选为5G标准。然而，目前仅制造了少数具备解码功能的ASIC，且均无支持列表大小L > 4且码长N > 1024者。本文提出了一种极化码三解码器的ASIC实现：连续消除(SC)解码器、灵活解码器和超可靠解码器。这些解码器均为基于SC的解码器，分别支持最大列表大小1、8、32，以及最大码长2^15、2^14、2^11。该芯片采用16nm TSMC FinFET工艺制造，时钟频率可达1 GHz。为提升吞吐率，提出并采用了优化技术。实验结果表明吞吐率最高可达5.16Gbps。与已制造的ASIC解码器及文献中综合的解码器相比，该灵活解码器实现了更高的面积效率。
引用
@article{arxiv.1807.01451,
title = {A 5.16Gbps decoder ASIC for Polar Code in 16nm FinFET},
author = {Xiaocheng Liu and Qifan Zhang and Pengcheng Qiu and Jiajie Tong and Huazi Zhang and Changyong Zhao and Jun Wang},
journal= {arXiv preprint arXiv:1807.01451},
year = {2018}
}