1.8-μm 间距、47-ps抖动的 SPAD阵列（130nm SiGe BiCMOS工艺）
仪器与探测器
2024-09-10 v2
摘要
我们介绍了在 130nm SiGe BiCMOS 工艺中首个 SPAD 系列设计。由于采用护环共享技术，在 1.8μm 上实现了纪录性最小间距，同时保持了 24.2% 的较高填充因子。设计了 4×4 的 SPAD 数组，配备两个并行的选择性读出电路，以探索串扰和可扩展性。该 SPAD 系列的最低击穿电压为 11V，最大 PDP 为 40.6%，典型时序抖动为 47 ps FWHM。硅 SPAD 在 SiGe 工艺中的发展，为基于 Ge-on-Si 的 SWIR SPAD 以及面向量子应用的低温光学界面铺平了道路。
引用
@article{arxiv.2406.13686,
title = {A 1.8-um pitch, 47-ps jitter SPAD Array in 130nm SiGe BiCMOS Process},
author = {Feng Liu and Edoardo Charbon},
journal= {arXiv preprint arXiv:2406.13686},
year = {2024}
}
备注
journal