用于洁净低偏移信道的 56 Gbps PCB 设计策略
网络与互联网体系结构
2023-04-05 v1 信号处理
摘要
尽管下一代（>28 Gbps）SerDes 标准已被考虑多年，但支持 56 Gbps NRZ 的 PCB 结构是否可行且实用尚不清楚。在本文中，我们通过仿真以及对 PCB 测试载板上多种结构进行的测量，评估了若干具体的 PCB 设计策略（涉及引脚场引出、过孔残桩和纤维编织偏移）。我们证明，传统方法在许多情况下并不足够，但适度的（可制造的）设计更改能够启用具有可接受插入损耗和回波损耗的低偏移 56 Gbps NRZ 信道。
引用
@article{arxiv.2304.01909,
title = {56 Gbps PCB Design Strategies for Clean, Low-Skew Channels},
author = {Michael J. Degerstrom and Chad M. Smutzer and Barry K. Gilbert and Erik S. Daniel},
journal= {arXiv preprint arXiv:2304.01909},
year = {2023}
}
备注
25 pages, 19 figures, DesignCon 2016