基于动态软硬件划分的 FPGA 软处理器内核加速比与竞争力研究
硬件体系结构
2011-11-09 v1
摘要
现场可编程门阵列（FPGA）使设计者能够快速创建硬件电路。FPGA 可配置逻辑容量的增加和成本的降低，使得设计者更容易将 FPGA 纳入其设计中。FPGA 厂商已开始提供可综合到其 FPGA 产品上的可配置软处理器内核。虽然带有软处理器内核的 FPGA 为设计者提供了更高的灵活性，但与硬核处理器相比，此类处理器通常性能下降且能耗较高。此前，我们提出了“扭曲处理”（warp processing）技术，该技术能够通过动态且透明地将关键软件内核重新实现为片上可配置逻辑中的定制电路来优化软件应用。在本文中，我们研究了基于 MicroBlaze 软内核的扭曲处理系统消除软内核处理器相对于硬核处理器性能和能耗开销的潜力。我们证明，与仅使用软内核相比，基于软内核的扭曲处理器实现了平均 5.8 倍的加速比和 57% 的能耗降低。我们的数据表明，基于软内核的扭曲处理器在性能和能耗方面与现有硬核处理器具有竞争力，从而将 FPGA 上软处理器内核的适用范围扩展到了更广泛的应用领域。
引用
@article{arxiv.0710.4705,
title = {A Study of the Speedups and Competitiveness of FPGA Soft Processor Cores using Dynamic Hardware/Software Partitioning},
author = {Roman Lysecky and Frank Vahid},
journal= {arXiv preprint arXiv:0710.4705},
year = {2011}
}
备注
Submitted on behalf of EDAA (http://www.edaa.com/)