易失性记忆基序：最小脉冲神经网络

脉冲神经元网络如何在其不同的时间和空间尺度上编码记忆，是神经科学与神经启发工程中的一个基本课题。大量关注集中于大型网络与长期记忆，例如联想记忆模型。较小的回路基序可能在较短时间尺度上发挥重要的互补作用，此时更广泛的网络效应相关性较低。然而，展现短期易失性记忆并在能量源关闭前主动保持信息的紧凑脉冲神经网络计算模型，似乎尚未被充分理解。在此我们提出，小型脉冲神经回路基序可作为易失性记忆组件。一个最小基序仅由两个相互连接的神经元组成——一个自连接的兴奋性神经元和一个抑制性神经元——并实现单比特易失性记忆。兴奋性的延迟自连接促成双稳态回路，其中自持续的周期轨道产生脉冲序列与无神经元放电的静息状态共存。瞬时外部输入可直接诱导这些状态之间的切换。此外，抑制性神经元可作为自主关闭开关。它整合传入的兴奋性脉冲直至达到阈值，此后抑制性神经元发出一个脉冲，进而抑制兴奋性神经元中的进一步放电，终止记忆。我们的结果表明外部信息比特（兴奋性信号）如何在预定义的时间段内被主动保持在记忆中。我们展示了此类记忆操作对参数变化具有鲁棒性，并举例说明多维输入信号序列如何以期望方式控制多比特记忆回路的动力学。