用于多核极化码高速编码的展开式架构
信息论
2023-05-09 v1 硬件体系结构
math.IT
摘要
在过去的十年中，极化码受到了广泛关注，并已被选为第五代（5G）无线通信系统控制信道的编码方法。然而，传统极化码仅依赖于二进制（2x2）核，这将其码长限制为仅为2的幂次。为此，多核（MK）极化码被提出作为一种可行的解决方案，以获得更大的码长灵活性。本文提出了一种用于编码系统与非系统MK极化码的展开式架构，能够对由二进制、三元（3x3）或二进制-三元混合核构造的码进行高速编码。所提出的方案展现出前所未有的灵活性，支持83种不同的码，并提供多种在吞吐量与资源消耗之间进行权衡的架构。FPGA实现结果表明，大小为N=4096、工作频率为270 MHz的部分流水线极化编码器可实现1080 Gbps的吞吐量。此外，给出了一个用Python实现的新编译器，用于自动生成所需编码器的HDL模块。通过插入所需参数，设计者可以轻松获得用于FPGA实现的所有必要VHDL文件。
引用
@article{arxiv.2305.04257,
title = {Unrolled Architectures for High-Throughput Encoding of Multi-Kernel Polar Codes},
author = {Hossein Rezaei and Elham Abbasi and Nandana Rajatheva and Matti Latva-aho},
journal= {arXiv preprint arXiv:2305.04257},
year = {2023}
}