65 nm CMOS 成像技术中 MAPS 的仿真与性能研究
仪器与探测器
2024-05-15 v1
摘要
采用 65 nm CMOS 成像技术生产的单片有源像素传感器 (MAPS) 正在粒子物理应用中进行研究。该 MAPS 设计具有小型收集电极，其输入电容约为 fF 级，从而提供了高信噪比和低功耗。此外，与先前研究的技术相比，65 nm CMOS 成像技术降低了材料预算并提高了读出电路的逻辑密度。鉴于这些特性，TANGERINE 项目选择该技术来开发下一代硅像素传感器。该传感器设计旨在实现符合未来轻子对撞机顶点探测器要求的时间和空间分辨率。技术演示器的仿真和测试束表征是与 CERN EP 研发项目及 ALICE ITS3 升级项目紧密合作进行的。利用通用掺杂剖面的 TCAD 器件仿真和蒙特卡洛仿真，已建立起对该技术的理解并预测了传感器的性能参数。通过在实验室和测试束设施中研究簇大小、电荷收集和效率等性能参数，对具有小型收集电极的 65 nm CMOS MAPS 技术演示器进行了表征。本工作比较了仿真结果与测试束数据。实验结果确立该技术作为未来轻子对撞机顶点探测器的有希望候选者，并为改进仿真方法提供了宝贵信息。
引用
@article{arxiv.2402.14524,
title = {Simulations and Performance Studies of a MAPS in 65 nm CMOS Imaging Technology},
author = {Adriana Simancas and Justus Braach and Eric Buschmann and Ankur Chauhan and Dominik Dannheim and Manuel Del Rio Viera and Katharina Dort and Doris Eckstein and Finn Feindt and Ingrid-Maria Gregor and Karsten Hansen and Lennart Huth and Larissa Mendes and Budi Mulyanto and Daniil Rastorguev and Christian Reckleben and Sara Ruiz Daza and Judith Schlaadt and Paul Schütze and Walter Snoeys and Simon Spannagel and Marcel Stanitzki and Anastasiia Velyka and Gianpiero Vignola and Håkan Wennlöf},
journal= {arXiv preprint arXiv:2402.14524},
year = {2024}
}
备注
6 pages, 5 figures, submitted to Nuclear Instruments and Methods in Physics Research, Section A as a conference proceeding for the 13th International "Hiroshima" Symposium on the Development and Application of Semiconductor Tracking Detectors