基于行的双 Vdd 分配：用于无电平转换器 CSA 设计及其近阈值操作
硬件体系结构
2014-10-07 v4
摘要
亚阈值电路设计在一些超低功耗应用中非常流行，其中最小能耗是首要关注点。但是，由于驱动电流较弱，这些电路通常会遭受巨大的性能下降。因此，本文主要旨在分析近阈值电路 (NTC) 的性能，该电路保留了亚阈值设计卓越的能源效率，同时在一定程度上提高了性能。本文报道了一种使用 45 nm 工艺改进的基于行的双 Vdd 四操作数进位保存加法器 (CSA) 设计。此外，为了找出四操作数 CSA 设计近阈值操作的有效性，将其与其他设计风格进行了比较。从频率为 20 MHz 的仿真结果中，我们发现所提出的 CSA 设计方案消耗的平均功率 (Pavg) 为 3.009*10-7 瓦特，比传统 CSA 设计降低了约 90.9%。而从输出最大延迟的角度来看，与亚阈值 CSA 设计相比，所提出的 CSA 设计方案提供了公平的 44.37% 的改进。
引用
@article{arxiv.1312.0885,
title = {Row-Based Dual Vdd Assignment, for a Level Converter Free CSA Design and Its Near-Threshold Operation},
author = {Dipankar Saha and Aanan Chatterjee and Sayan Chatterjee and C. K. Sarkar},
journal= {arXiv preprint arXiv:1312.0885},
year = {2014}
}
备注
Final Version of this work is available @ Advances in Electrical Engineering, Hindawi Publishing Corporation (Volume 2014 (2014), Article ID 814975, 6 pages)