RapidChiplet：一种用于小芯片架构设计空间快速探索的工具链
硬件体系结构
2025-03-19 v2
摘要
小芯片（chiplet）架构正日益兴起，因其有望克服单片芯片的扩展挑战。此类架构的一个关键组成部分是高效的片间互连（ICI）。ICI 的设计空间极为庞大，因为存在许多自由度，例如小芯片的数量、尺寸与布局，链路的拓扑与带宽，封装技术等等。虽然 ICI 模拟器对于获得可靠的性能估计十分重要，但它们速度不足以探索数十万个设计点，或用作优化算法与机器学习模型的代价函数。为解决此问题，我们提出 RapidChiplet，一种快速且易用的 ICI 延迟与吞吐量预测工具链。与周期级仿真相比，我们以 0.25%–30.15% 的精度损失换取了 427 倍至 137,682 倍的速度提升。
引用
@article{arxiv.2311.06081,
title = {RapidChiplet: A Toolchain for Rapid Design Space Exploration of Chiplet Architectures},
author = {Patrick Iff and Benigna Bruggmann and Blaise Morel and Maciej Besta and Luca Benini and Torsten Hoefler},
journal= {arXiv preprint arXiv:2311.06081},
year = {2025}
}
备注
This version includes a major revision and improvements. Additionally, Blaise Morel has been added as a co-author