qBSA：32位块偏斜 RSFQ 算术逻辑单元的逻辑设计
硬件体系结构
2020-01-30 v1
摘要
单磁通量子（SFQ）电路是一种引人注目的超越 CMOS 技术，因为在超过 25 GHz 的时钟频率下有望降低两个数量级的功耗。然而，每个 SFQ 门都是时钟驱动的，形成了难以保持填满的极深门级流水线，尤其对于包含数据相关操作的序列。本文提出通过重新设计数据通路，使其比高位比特更早地接收并对最低有效位（LSB）进行运算，从而提高 SFQ 流水线的吞吐量。这种偏斜数据通路方法降低了 LSB 侧的延迟，可更早反馈用于后续数据相关操作，提高其吞吐量。具体而言，我们提出将比特分组为并发操作的 4 位块，并构建用于 32 位操作的块偏斜数据通路单元。该偏斜方法使后续数据相关操作能在首个 4 位块完成时立即开始求值。利用此通用方法，我们开发了块偏斜的 MIPS 兼容 32 位 ALU。我们的门级 Verilog 设计相较于先前提出的 4 位位片与 32 位 Ladner-Fischer ALU，分别将 32 位数据相关操作的吞吐量提高了 2 倍与 1.5 倍。
引用
@article{arxiv.2001.10715,
title = {qBSA: Logic Design of a 32-bit Block-Skewed RSFQ Arithmetic Logic Unit},
author = {Souvik Kundu and Gourav datta and Peter A. Beerel and Massoud Pedram},
journal= {arXiv preprint arXiv:2001.10715},
year = {2020}
}
备注
3 pages, 3 figures