一种用于 SFQ 逻辑跨时钟域的高性能鲁棒 FIFO 同步器接口
超导电性
2021-08-10 v1
摘要
数字单磁通量子(SFQ)技术有望满足未来百亿亿次超级计算平台所需的超低功耗与高速计算需求。然而,由于片上时钟汇点数量庞大,SFQ 逻辑电路的时钟分配仍具挑战,因此有人提出类似于 CMOS 将大型设计分解为多个独立时钟域的方案。但此类时钟域需要高效的先入先出(FIFO)缓冲器与鲁棒接口,以安全地将数据从一个时钟域传输至另一时钟域。在本简报中,我们提出了这样一种 FIFO 同步器与时钟域交叉接口,可支持单向与双向数据传输,且时钟频率无显著退化。我们的方案可扩展至复杂的门级流水线 SFQ 逻辑核,同时展现出极低的误码率(BER),并且在当前 SFQ 光刻特征尺寸下不受噪声影响。
引用
@article{arxiv.2108.03719,
title = {A High Performance and Robust FIFO Synchronizer-Interface for Crossing Clock Domains in SFQ Logic},
author = {Gourav Datta and Shidie Lin and Peter A. Beerel},
journal= {arXiv preprint arXiv:2108.03719},
year = {2021}
}
备注
5 pages, 5 figures, under review in IEEE Transactions on Circuits and Systems-II