释放 T1 单元在 SFQ 算术电路中的潜力

快速单磁通量子（RSFQ）作为领先的低温超导电子学（SCE）技术，提供了极低的功耗和高速度。然而，在超大规模集成电路（VLSI）复杂度下实现 RSFQ 系统面临挑战，例如门级流水线和路径平衡带来的巨大面积开销，而 RSFQ 有限的布局密度加剧了这一问题。T1 触发器（T1-FF）是一种作为脉冲计数器运行的 RSFQ 逻辑单元。使用 T1-FF，全加器功能的实现面积仅为传统实现所需的 40%。然而，该单元对输入信号时序施加了复杂的约束，使其使用变得复杂。最近提出了多相时钟以减轻门级流水线开销。可以使用多相时钟有效地控制扇入信号。我们提出了一种支持 T1-FF 的新型两阶段 SFQ 技术映射方法。首先用高效的 T1-FF 替换 SFQ 网络中的兼容部分。接下来应用多相重定时，为每个逻辑门分配时钟相位并插入 DFF 以满足输入时序要求。使用我们的流程，SFQ 网络的面积平均减少了 6%，在优化 128 位加法器时减少幅度高达 25%。