使用VeriSide在RTL级别对CVA6 RISC-V内核进行功耗侧信道分析
密码学与安全
2025-12-29 v1 硬件体系结构
摘要
现代RISC-V处理器的安全性不仅要求功能正确性，还需要抵御侧信道攻击的能力。本文通过使用名为VeriSide的RTL级功耗分析框架，分析基于软件的AES加密，评估了CVA6 RISC-V内核侧信道的脆弱性。这项工作表明，该设计的相关性功耗分析(CPA)揭示了显著的泄漏，使得密钥恢复成为可能。这些发现强调了早期RTL评估在塑造未来安全RISC-V设计中的重要性。
引用
@article{arxiv.2512.21362,
title = {Power Side-Channel Analysis of the CVA6 RISC-V Core at the RTL Level Using VeriSide},
author = {Behnam Farnaghinejad and Antonio Porsia and Annachiara Ruospo and Alessandro Savino and Stefano Di Carlo and Ernesto Sanchez},
journal= {arXiv preprint arXiv:2512.21362},
year = {2025}
}