基于通用芯片互联表达 (UCIe) 的片上内存：低功耗、高带宽、低时延与低成本的方案
硬件体系结构
2025-10-09 v1 分布式、并行与集群计算
摘要
人工智能等新兴计算应用正面临内存墙问题，现有片上内存解决方案无法满足高效能带宽的需求。我们提出通过增强 UCIe 内存语义，提供适用于整个计算范畴的高效能带宽和性价比高的片上内存解决方案。我们提出通过复用现有 LPDDR6 和 HBM 存储器，并借助连接至 SoC 的逻辑芯片实现 UCIe 接口。我们还提出DRAM芯片原生支持 UCIe 而非 LPDDR6 总线接口的方案。我们的方案相较于现有 HBM4 和 LPDDR 片上内存解决方案，在带宽密度（最高提升10倍）、时延（最高降低3倍）、功耗（最高降低3倍）和成本方面均显著优于现有方案。
引用
@article{arxiv.2510.06513,
title = {On-Package Memory with Universal Chiplet Interconnect Express (UCIe): A Low Power, High Bandwidth, Low Latency and Low Cost Approach},
author = {Debendra Das Sharma and Swadesh Choudhary and Peter Onufryk and Rob Pelt},
journal= {arXiv preprint arXiv:2510.06513},
year = {2025}
}
备注
10 pages