内存的未来：极限与机遇
硬件体系结构
2025-09-24 v3
摘要
内存延迟、带宽、容量和能耗日益成为性能瓶颈。在本文中，我们重新审视了由大量 CPU 共享巨型（数 TB 到 PB 级）内存的系统架构。我们认为两个实际的工程挑战——扩展性和信号传输——限制了此类设计。我们提出相反的方法。系统不是创建大型、共享、同构的内存，而是显式地将内存划分为与计算元件更紧密耦合的较小切片。利用 2.5D/3D 集成的进步，这种计算-内存节点配置了私有本地内存，能够通过微米级距离访问节点独占数据，并大幅降低访问成本。封装内内存元件支持处理器内的共享状态，提供远优于 DRAM 的带宽和能效，而 DRAM 则用作大型工作集和冷数据的主存。使内存容量和距离显式化的硬件允许软件高效地组合此层次结构，管理数据放置和移动。
引用
@article{arxiv.2508.20425,
title = {The Future of Memory: Limits and Opportunities},
author = {Samuel Dayo and Shuhan Liu and Peijing Li and Philip Levis and Subhasish Mitra and Thierry Tambe and David Tennenhouse and H. -S. Philip Wong},
journal= {arXiv preprint arXiv:2508.20425},
year = {2025}
}
备注
3 Pages, 2 Figures, 1 Table, Accepted to SOSP 25 BigMem Workshop