推动存内处理的采用：挑战、机制与未来研究方向
硬件体系结构
2018-02-02 v1
摘要
多年来 DRAM 工艺微缩不佳，导致基于 DRAM 的主存日益成为更大的系统瓶颈。该瓶颈的一个主要原因是，DRAM 中存储的数据必须跨引脚受限的内存通道传输至 CPU 才能进行任何计算。这带来了高延迟与能耗开销，且数据常无法受益于 CPU 中的缓存，难以分摊开销。现代 3D 堆叠 DRAM 架构包含一层逻辑层，可在同一芯片内多层 DRAM 单元阵列之下集成计算逻辑。架构师可利用该逻辑层执行存内处理（PIM）或近数据处理。在 PIM 架构中，DRAM 内的逻辑层可访问 3D 堆叠 DRAM 内部的高带宽（远大于 DRAM 与 CPU 间的带宽）。因此，PIM 架构能有效释放宝贵的内存通道带宽，同时降低系统能耗。当我们在 DRAM 中加入计算逻辑时，会出现若干重要问题。特别是，该逻辑无法低延迟访问对现代应用执行至关重要的常见 CPU 结构，如虚拟内存与缓存一致性机制。为便于 PIM 的广泛采用，我们理想情况下希望维持传统虚拟内存抽象与共享内存编程模型。这需要高效的机制，使 DRAM 中的逻辑能访问 CPU 结构而无需频繁与 CPU 通信。为此，我们提出并评估了两种通用方案，以最小化 PIM 架构中不必要的片外通信。我们表明这两种机制均改善了多种重要内存密集型应用的性能与能耗。
引用
@article{arxiv.1802.00320,
title = {Enabling the Adoption of Processing-in-Memory: Challenges, Mechanisms, Future Research Directions},
author = {Saugata Ghose and Kevin Hsieh and Amirali Boroumand and Rachata Ausavarungnirun and Onur Mutlu},
journal= {arXiv preprint arXiv:1802.00320},
year = {2018}
}