MCAIMem：一种面向面积与能耗高效的片上 AI 内存的 SRAM 与 eDRAM 混合单元
硬件体系结构
2023-12-07 v1
摘要
AI 芯片通常采用 SRAM 存储器作为缓冲区，其可靠性和速度促成了高性能。然而，SRAM 成本高昂，且需要巨大的面积和能耗。先前的研究探索了用非易失性存储器等新兴技术替代 SRAM，这些技术提供了快速读取的存储器访问和较小的单元面积。尽管有这些优势，但非易失性存储器的缓慢写入访问和高写入能耗使其在具有大量存储器访问需求的 AI 应用中无法超越 SRAM 的性能。一些研究还探索了将 eDRAM 作为一种面积高效的片上存储器，其访问时间与 SRAM 相似。然而，刷新功耗仍然是一个问题，使得性能、面积和功耗之间的权衡尚未解决。为了解决这个问题，本文提出了一种新颖的混合 CMOS 单元存储器设计，通过结合 SRAM 和 eDRAM 单元来平衡 AI 存储器的性能、面积和能效。我们在存储器中考虑 1 个 SRAM 和 7 个 eDRAM 单元的比例，以利用混合 CMOS 单元存储器实现面积缩减。此外，我们利用 DNN 数据表示的特性，并集成非对称 eDRAM 单元以降低能耗。为了验证我们提出的 MCAIMem 解决方案，我们进行了广泛的仿真，并与传统 SRAM 进行了基准测试。结果表明，MCAIMem 在面积和能效方面显著优于这些替代方案。具体而言，与 SRAM 设计相比，我们的 MCAIMem 可以减少 48% 的面积和 3.4 倍的能耗，且不会造成任何精度损失。
引用
@article{arxiv.2312.03559,
title = {MCAIMem: a Mixed SRAM and eDRAM Cell for Area and Energy-efficient on-chip AI Memory},
author = {Duy-Thanh Nguyen and Abhiroop Bhattacharjee and Abhishek Moitra and Priyadarshini Panda},
journal= {arXiv preprint arXiv:2312.03559},
year = {2023}
}