不同应力条件下的存储器测试：一项工业评估
硬件体系结构
2011-11-09 v1
摘要
本文展示了各种应力条件（主要是电压和频率）在工业环境中检测深亚微米嵌入式存储器中电阻性短路和开路缺陷的有效性。针对极低电压、高电压和全速测试的仿真研究表明，为实现高质量产品（即低百万分之缺陷数 (DPM) 水平，这也是当今半导体市场的驱动力），必须采用这些应力条件。上述测试条件已在基于 CMOS 0.18 um 工艺制造的真实硅片（测试芯片）上得到验证，能够筛选出不良器件。基于 IFA（感应故障分析）的仿真技术可实现高效的故障覆盖率和 DPM 估算，有助于客户提前针对不同应力条件下的测试算法实施做出决策，从而减少测试逃逸数量。
引用
@article{arxiv.0710.4693,
title = {Memory Testing Under Different Stress Conditions: An Industrial Evaluation},
author = {Ananta K. Majhi and Mohamed Azimane and Guido Gronthoud and Maurice Lousberg and Stefan Eichenberger and Fred Bowen},
journal= {arXiv preprint arXiv:0710.4693},
year = {2011}
}
评论
Submitted on behalf of EDAA (http://www.edaa.com/)