漏泄的长线：FPGA 长线之间的信息泄露与隐蔽通信
密码学与安全
2018-03-15 v3
摘要
现场可编程逻辑门阵列（FPGA）是实现可重构硬件的集成电路。它们被用于现代系统中，无需设计和制造专用芯片即可创建专门的、高度优化的集成电路。随着 FPGA 容量的增长，设计者越来越多地采用来自各种第三方来源的算法和协议实现。FPGA 的单片特性意味着所有片上电路（包括第三方黑盒设计）必须共享通用的片上基础设施，例如布线资源。本文观察到，承载逻辑 1 的“长”布线线会缩短 FPGA 互连中其他相邻但未连接的长线的传播延迟，从而泄露其状态信息。我们利用这一效应并提出了一种通信信道，该信道既可用于电路之间的隐蔽传输，也可用于从芯片中窃取机密。我们证明该效应对于静态和动态信号均可测量，并且可以使用非常小的片上电路进行检测。在我们的原型中，即使没有纠错且信号维持时间短至 82us，我们也能在超过 99% 的情况下正确推断相邻长线的逻辑状态。使用 Manchester 编码方案，我们的信道带宽高达 6kbps。我们对信道进行了详细表征，证明即使存在多个竞争电路该效应也是可测量的，并且可以在不同世代和系列的 Xilinx 器件（Virtex 5、Virtex 6 和 Artix 7）上复现。最后，我们提出了系统和工具设计者可以部署的对策，以减轻这种信息泄露的影响。
引用
@article{arxiv.1611.08882,
title = {Leaky Wires: Information Leakage and Covert Communication Between FPGA Long Wires},
author = {Ilias Giechaskiel and Kasper B. Rasmussen and Ken Eguro},
journal= {arXiv preprint arXiv:1611.08882},
year = {2018}
}