INVICTUS：通过协同学习与搜索优化布尔逻辑电路综合
机器学习
2023-06-06 v3 硬件体系结构
摘要
逻辑综合是芯片设计的第一步也是最关键的一步。该步骤将用硬件描述语言（如Verilog）编写的芯片规范转换为使用布尔逻辑门的优化实现。最先进的_logic综合算法具有大量逻辑最小化启发式方法，通常基于人类经验和直觉按顺序应用。顺序的选择极大影响综合电路的质量（如面积和延迟）。本文中，我们提出INVICTUS，一种基于模型的离线强化学习（RL）解决方案，基于先前所见设计的训练数据集自动生成逻辑最小化启发式序列（“综合配方”）。一个关键挑战是新设计可能从与过去设计非常相似（如加法器和乘法器）到完全新颖（如新处理器指令）不等。与先前工作相比，INVICTUS是首个结合RL与搜索方法并联合在线分布外检测器的解决方案，以在广泛基准上生成综合配方。我们的结果展示了综合电路的面积延迟积（ADP）显著改善，较最先进技术提升高达30%。此外，INVICTUS实现了高达的运行时间缩减（等ADP）相较于最先进技术。
引用
@article{arxiv.2305.13164,
title = {INVICTUS: Optimizing Boolean Logic Circuit Synthesis via Synergistic Learning and Search},
author = {Animesh Basak Chowdhury and Marco Romanelli and Benjamin Tan and Ramesh Karri and Siddharth Garg},
journal= {arXiv preprint arXiv:2305.13164},
year = {2023}
}
备注
20 pages, 8 figures and 15 tables